处理器
MVP是中微电设计的UPU内核,具有并行化、高性能、低功耗和低成本特征。
每个MVP内核提供了4个可并行计算的硬件线程。 为了减少闲置时间、最大化处理能力和吞吐量,
线程间可以被自由切换。这种自动负载平衡机制,能够把并行的CPU和GPU任务在4个可用线程之间自动分配。
同时提供了一种线程间通信的机制以减少处理器和外部存储器之间的访问延迟和数据带宽。
第一代MVP处理器的主要特性:

◆ MVP-I Instruction-Set-Architecture

◆ 4-issue, 7-stage superscalar pipeline6

◆ Integrated CPU and GPU instruction micro-architecture

◆ 4 simultaneous multiple threads (SMT)

◆ Single precision floating point unit

◆ 64KB I-cache and 64KB D-cache, plus 64KB local SRAM

◆ MMU

◆ Integrated DMA and Interrupt controller

◆ Harmony thread scheduler and management

◆ Dynamic load balancing with latency hiding capability

◆ AXI/AHB bus interface

实际上每个MVP都可以被看作4路SMP,随着内核数目的增加,有效处理单元的数目将以4的倍数增加。每个内核里面的线程共享一组高速缓存和一路本地内存;不同的内核之间则共享二级高速缓存。 MVP处理器已可以IP授权的方式获得,第一个IP授权客户已经开始应用设计车载娱乐信息SoC。如需更多关于MVP的技术细节或授权模式,敬请联系我们。